( en | de | ru )

 

Disambiguierung von "Jiménez, Daniel A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Rebasing Microarchitectural Research with Industry Traces.

, , , und . IISWC, Seite 100-114. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Daniel Arturo Muñoz Jiménez

Raúl Jiménez

Víctor Jiménez

Carlos Jiménez

Alejandro Jiménez

 

Weitere Publikationen von Autoren mit dem selben Namen

The Camino Compiler infrastructure., , , und . SIGARCH Comput. Archit. News, 33 (5): 3-8 (2005)The impact of cache inclusion policies on cache management techniques., und . MEMSYS, Seite 428-438. ACM, (2019)Combining Edge Vector and Event Counter for Time-Dependent Power Behavior Characterization., , und . Trans. High Perform. Embed. Archit. Compil., (2009)Fast Path-Based Neural Branch Prediction.. MICRO, Seite 243-252. IEEE Computer Society, (2003)Insertion and promotion for tree-based PseudoLRU last-level caches.. MICRO, Seite 284-296. ACM, (2013)Whisper: Profile-Guided Branch Misprediction Elimination for Data Center Applications., , , , , , und . MICRO, Seite 19-34. IEEE, (2022)Rebasing Microarchitectural Research with Industry Traces., , , und . IISWC, Seite 100-114. IEEE, (2023)Efficient Program Power Behavior Characterization., , und . HiPEAC, Volume 4367 von Lecture Notes in Computer Science, Seite 183-197. Springer, (2007)Kill the Program Counter: Reconstructing Program Behavior in the Processor Cache Hierarchy., , , , , und . ASPLOS, Seite 737-749. ACM, (2017)Exploiting Page Table Locality for Agile TLB Prefetching., , , , , , und . ISCA, Seite 85-98. IEEE, (2021)