( en | de | ru )

 

Disambiguierung von "Bampi, Sergio"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Area and Power Efficient 8K Real-Time Design for AV1 Arithmetic Decoding.

, , , und . PCS, Seite 7-11. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Richard Bampi

Sergio Dellavalle

Sergio Moccia

Sergio Scognamillo

Sérgio Campos

 

Weitere Publikationen von Autoren mit dem selben Namen

A Cross-Layer Gate-Level-to-Application Co-Simulation for Design Space Exploration of Approximate Circuits in HEVC Video Encoders., , , , , und . IEEE Trans. Circuits Syst. Video Technol., 30 (10): 3814-3828 (2020)A DC offset and CMRR analysis in a CMOS 0.35 µm operational transconductance amplifier using Pelgrom's area/accuracy tradeoff., und . Microelectron. J., 40 (9): 1281-1292 (2009)AxPPA: Approximate Parallel Prefix Adders., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 31 (1): 17-28 (2023)A tool for automatic design of analog circuits based on gm/ID methodology., , und . ISCAS, IEEE, (2006)Power-Efficient Sum of Absolute Differences Hardware Architecture Using Adder Compressors for Integer Motion Estimation Design., , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (12): 3126-3137 (2017)A low-cost and high efficiency entropy encoder architecture for H.264/AVC., , , , und . VLSI-SoC, Seite 117-122. IEEE, (2012)AppGNN: Approximation-Aware Functional Reverse Engineering Using Graph Neural Networks., , , , , und . ICCAD, Seite 152:1-152:9. ACM, (2022)An Efficient Exponential Unit Designed in VLSI CMOS with Custom Operators., , , , , und . ICECS 2022, Seite 1-4. IEEE, (2022)A Power-Efficient FFT Hardware Architecture Exploiting Approximate Adders., , , , und . LASCAS, Seite 1-4. IEEE, (2021)Exploring Approximate Adders for Power-Efficient Harmonics Elimination Hardware Architectures., , , , , und . LASCAS, Seite 1-4. IEEE, (2021)