Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Power-Throughput Trade-off Analysis for a Novel Multi-Boolean AV1 Arithmetic Encoder Design., , und . PCS, Seite 25-29. IEEE, (2022)AV1 Residual Syntax Elements Assessment and Efficient VLSI Architecture., , , und . SBCCI, Seite 1-6. IEEE, (2023)High-Throughput Binary Arithmetic Encoder using Multiple-Bypass Bins Processing for HEVC CABAC., , , und . ISCAS, Seite 1-5. IEEE, (2018)Area and Power Efficient 8K Real-Time Design for AV1 Arithmetic Decoding., , , und . PCS, Seite 7-11. IEEE, (2022)Low-power HEVC binarizer architecture for the CABAC block targeting UHD video processing., , , , und . SBCCI, Seite 30-35. ACM, (2017)Novel multiple bypass bins scheme for low-power UHD video processing HEVC binary arithmetic encoder architecture., , , und . SBCCI, Seite 47-52. ACM, (2017)A high throughput CAVLC hardware architecture with parallel coefficients processing for HDTV H.264/AVC enconding., , , , und . ICECS, Seite 587-590. IEEE, (2010)Statistical Analysis of VVC Residual and Entropy Coding aiming Efficient Hardware Design., , , , , und . LASCAS, Seite 1-5. IEEE, (2024)Analysis of AV1 Arithmetic Decoder Design Space with a Novel Multi-Boolean Approach., , , und . LASCAS, Seite 1-4. IEEE, (2023)Low-power hardware design for the HEVC Binary Arithmetic Encoder targeting 8K videos., , , , und . SBCCI, Seite 1-6. IEEE, (2016)