( en | de | ru )

 

Disambiguierung von "Tagliavini, Giuseppe"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
End-to-End DNN Inference on a Massively Parallel Analog In Memory Computing Architecture.

, , , , , , und . DATE, Seite 1-6. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Giuseppe Tagliavini

Giuseppe Olivato

Giuseppe Veltri

Giuseppe Amato

Giuseppe Valenza

 

Weitere Publikationen von Autoren mit dem selben Namen

Source Code Classification for Energy Efficiency in Parallel Ultra Low-Power Microcontrollers., , , , und . CoRR, (2020)End-to-End DNN Inference on a Massively Parallel Analog In Memory Computing Architecture., , , , , , und . DATE, Seite 1-6. IEEE, (2023)Source Code Classification for Energy Efficiency in Parallel Ultra Low-Power Microcontrollers., , , , und . DATE, Seite 878-883. IEEE, (2021)Optimizing Self-Organizing Maps for Bacterial Genome Identification on Parallel Ultra-Low-Power Platforms., , , , und . ICECS, Seite 1-8. IEEE, (2023)Enabling mixed-precision quantized neural networks in extreme-edge devices., , , , und . CF, Seite 217-220. ACM, (2020)The transprecision computing paradigm: Concept, design, and applications., , , , , , , , , und . DATE, Seite 1105-1110. IEEE, (2018)TransLib: A Library to Explore Transprecision Floating-Point Arithmetic on Multi-Core IoT End-Nodes., , , und . DATE, Seite 1-2. IEEE, (2023)4.4 A 1.3TOPS/W @ 32GOPS Fully Integrated 10-Core SoC for IoT End-Nodes with 1.7μW Cognitive Wake-Up From MRAM-Based State-Retentive Sleep Mode., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 60-62. IEEE, (2021)RUST-Encoded Stream Ciphers on a RISC-V Parallel Ultra-Low-Power Processor (Invited Paper)., , , , , und . PARMA-DITAM, Volume 107 von OASIcs, Seite 3:1-3:12. Schloss Dagstuhl - Leibniz-Zentrum für Informatik, (2023)Energy-Efficient Hardware-Accelerated Synchronization for Shared-L1-Memory Multiprocessor Clusters., , , , , und . CoRR, (2020)