( en | de | ru )

 

Disambiguierung von "Dasika, Ganesh S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
CoreGenesis: erasing core boundaries for robust and configurable performance.

, , , , und . PACT, Seite 571-572. ACM, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ganesh Suyal

Ganesh Pathare

Ganesh Venkataraman

Ganesh Pathare

Venkateswaran Ganesh

 

Weitere Publikationen von Autoren mit dem selben Namen

A power-efficient 32b ARM ISA processor using timing-error detection and correction for transient-error tolerance and adaptation to PVT variation., , , , , und . ISSCC, Seite 284-285. IEEE, (2010)Increasing the number of effective registers in a low-power processor using a windowed register file., , , , , , und . CASES, Seite 125-136. ACM, (2003)Mighty-morphing power-SIMD., , , , , und . CASES, Seite 67-76. ACM, (2010)Scalpel: Customizing DNN Pruning to the Underlying Hardware Parallelism., , , , , und . ISCA, Seite 548-560. ACM, (2017)MEDICS: ultra-portable processing for medical image reconstruction., , , , und . PACT, Seite 181-192. ACM, (2010)DVFS in loop accelerators using BLADES., , , , und . DAC, Seite 894-897. ACM, (2008)Bridging the computation gap between programmable processors and hardwired accelerators., , , und . HPCA, Seite 313-322. IEEE Computer Society, (2009)CoreGenesis: erasing core boundaries for robust and configurable performance., , , , und . PACT, Seite 571-572. ACM, (2010)A 1GHz hardware loop-accelerator with razor-based dynamic adaptation for energy-efficient operation., , , und . CICC, Seite 1-4. IEEE, (2013)PEPSC: A Power-Efficient Processor for Scientific Computing., , , und . PACT, Seite 101-110. IEEE Computer Society, (2011)