( en | de | ru )

 

Disambiguierung von "Jang, Jaemin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 1.2V 38nm 2.4Gb/s/pin 2Gb DDR4 SDRAM with bank group and ×4 half-page architecture.

, , , , , , , , , , , , , , , , , , , , , und . ISSCC, Seite 40-41. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tae-Seok Jang

Liem Khiem Jang

Saeed Jangani

Eun-Ju Jang

Hee-Kwon Jang

 

Weitere Publikationen von Autoren mit dem selben Namen

Multiple clone row DRAM: a low latency and area optimized DRAM., , , , , , und . ISCA, Seite 223-234. ACM, (2015)A Delay Locked Loop With a Feedback Edge Combiner of Duty-Cycle Corrector With a 20%-80% Input Duty Cycle for SDRAMs., , , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 63-II (2): 141-145 (2016)A new application-layer overlay platform for better connected vehicles., , und . IJDSN, (2017)DRAM-Latency Optimization Inspired by Relationship between Row-Access Time and Refresh Timing., , , , , , und . IEEE Trans. Computers, 65 (10): 3027-3040 (2016)Elaborate Refresh: A Fine Granularity Retention Management for Deep Submicron DRAMs., , , , , und . IEEE Trans. Computers, 67 (10): 1403-1415 (2018)Energy Efficient Data Encoding in DRAM Channels Exploiting Data Value Similarity., , , , , und . ISCA, Seite 719-730. IEEE Computer Society, (2016)A 1.2V 38nm 2.4Gb/s/pin 2Gb DDR4 SDRAM with bank group and ×4 half-page architecture., , , , , , , , , und 12 andere Autor(en). ISSCC, Seite 40-41. IEEE, (2012)13.4 A 48GB 16-High 1280GB/s HBM3E DRAM with All-Around Power TSV and a 6-Phase RDQS Scheme for TSV Area Optimization., , , , , , , , , und 38 andere Autor(en). ISSCC, Seite 238-240. IEEE, (2024)