( en | de | ru )

 

Disambiguierung von "Pae, Sangwoo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Effects of front-end-of line process variations and defects on retention failure of flash memory: Charge loss/gain mechanism.

, , , , , , , , , , und . IRPS, Seite 2. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sangwoo Shin

i-suk Pae

Chin-ae Pae

Sang-jun Pae

Kyung Sik Pae

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimal design of dummy ball array in wafer level package to improve board level thermal cycle reliability (BLR)., , , , , , , , , und 1 andere Autor(en). IRPS, Seite 3. IEEE, (2018)Advanced Self-heating Model and Methodology for Layout Proximity Effect in FinFET Technology., , , , , , , , , und 3 andere Autor(en). IRPS, Seite 1-5. IEEE, (2020)Reliability of Industrial grade Embedded-STT-MRAM., , , , , , , , , und 21 andere Autor(en). IRPS, Seite 1-3. IEEE, (2020)SRAM stability design comprehending 14nm FinFET reliability., , , , , und . IRPS, Seite 13. IEEE, (2015)Systematical study of 14nm FinFET reliability: From device level stress to product HTOL., , , , , , , , , und 3 andere Autor(en). IRPS, Seite 2. IEEE, (2015)Localized Layout Effect Related Reliability Approach in 8nm FinFETs Technology: From Transistor to Circuit., , , , , und . IRPS, Seite 1-5. IEEE, (2019)The Characterization of Degradation on various SiON pMOSFET transistors under AC/DC NBTI stress., , , , , , , , und . IRPS, Seite 1-4. IEEE, (2021)Reliability characterization of advanced CMOS image sensor (CIS) with 3D stack and in-pixel DTI., , , , , , , , , und 10 andere Autor(en). IRPS, Seite 3. IEEE, (2018)Early Diagnosis and Prediction of Wafer Quality Using Machine Learning on sub-10nm Logic Technology., , , , , , , , , und 8 andere Autor(en). IRPS, Seite 1-5. IEEE, (2020)SEIFF: Soft Error Immune Flip-Flop for Mitigating Single Event Upset and Single Event Transient in 10 nm FinFET., , , , , und . IRPS, Seite 1-6. IEEE, (2019)