( en | de | ru )

 

Disambiguierung von "Awashima, Toru"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Optimizing time and space multiplexed computation in a dynamically reconfigurable processor.

, , , , , , und . FPT, Seite 106-111. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Toru Nomura

Toru Matsuyama

Toru Kashima

Richard Heinrich Torunsky

Ahmet Refah Torun

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimizing time and space multiplexed computation in a dynamically reconfigurable processor., , , , , , und . FPT, Seite 106-111. IEEE, (2013)Stream applications on the dynamically reconfigurable processor., , , , , , , , , und 1 andere Autor(en). FPT, Seite 137-144. IEEE, (2004)An Adaptive Cryptographic Accelerator for IPsec on Dynamically Reconfigurable Processor., , , , , und . FPT, Seite 163-170. IEEE, (2005)Implementing core tasks of JPEG2000 Encoder on the Dynamically Reconfigurable Processor., , , , , und . ARCS Workshops, Seite 12-18. VDE Verlag, (2005)Implementing and Evaluating Stream Applications on the Dynamically Reconfigurable Processor., , , , , , , , , und 3 andere Autor(en). FCCM, Seite 328-329. IEEE Computer Society, (2004)High-level synthesis challenges and solutions for a dynamically reconfigurable processor., , , , , und . ICCAD, Seite 702-708. ACM, (2006)Panel discussions: Impact on society by fusion and harmony of mobile devices, servers, and networks - Their direction of evolutions and optimal roles., , , , und . COOL Chips, Seite 1-2. IEEE Computer Society, (2011)Iterative Synthesis Methods Estimating Programmable-Wire Congestion in a Dynamically Reconfigurable Processor., , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 94-A (12): 2619-2627 (2011)Wire congestion aware synthesis for a dynamically reconfigurable processor., , , , und . FPT, Seite 300-303. IEEE, (2010)An optimal chip compaction method based on shortest path algorithm with automatic jog insertion., , , und . ICCAD, Seite 162-165. IEEE Computer Society / ACM, (1992)