( en | de | ru )

 

Disambiguierung von "Khellah, Muhammad M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
2GHz 2Mb 2T Gain-Cell Memory Macro with 128GB/s Bandwidth in a 65nm Logic Process.

, , , , , , , , , , und . ISSCC, Seite 274-275. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Muhammad Muhammad

Muhammad Al Muhammad

Muhammad Muhammad Sulaim n

Muhammad Sir ju-'l-Isl m

Muhammad Nazir

 

Weitere Publikationen von Autoren mit dem selben Namen

A 6-GHz 16-kB L1 cache in a 100-nm dual-VT technology using a bitline leakage reduction (BLR) technique., , , , und . IEEE J. Solid State Circuits, 38 (5): 839-842 (2003)Advances in Microprocessor Cache Architectures Over the Last 25 Years., , , , , , , , und . IEEE Micro, 41 (6): 78-88 (2021)A Skewed Repeater Bus Architecture for On-Chip Energy Reduction in Microprocessors., , , , , , , und . ICCD, Seite 253-257. IEEE Computer Society, (2005)Evaluation of differential vs. single-ended sensing and asymmetric cells in 90 nm logic technology for on-chip caches., , , und . ISCAS, IEEE, (2006)2GHz 2Mb 2T Gain-Cell Memory Macro with 128GB/s Bandwidth in a 65nm Logic Process., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 274-275. IEEE, (2008)8.6 Enabling wide autonomous DVFS in a 22nm graphics execution core using a digitally controlled hybrid LDO/switched-capacitor VR with fast droop mitigation., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)A fully integrated charge sharing active decap scheme for power supply noise suppression., , , , , und . SoCC, Seite 374-379. IEEE, (2015)Reducing the Data Switching Activity on Serial Link Buses., , , und . ISQED, Seite 425-432. IEEE Computer Society, (2006)Postsilicon Voltage Guard-Band Reduction in a 22 nm Graphics Execution Core Using Adaptive Voltage Scaling and Dynamic Power Gating., , , , , , , , und . IEEE J. Solid State Circuits, 52 (1): 50-63 (2017)A 45 nm Resilient Microprocessor Core for Dynamic Variation Tolerance., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 194-208 (2011)