Autor der Publikation

On-Chip Memory Optimization Scheme for VLSI Implementation of Line-Based Two-Dimentional Discrete Wavelet Transform.

, , , , und . IEEE Trans. Circuits Syst. Video Techn., 17 (7): 814-822 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Algorithm and Architecture Design of Power-Oriented H.264/AVC Baseline Profile Encoder for Portable Devices., , , , und . IEEE Trans. Circuits Syst. Video Techn., 19 (8): 1118-1128 (2009)Design and implementation of cubic spline interpolation for spike sorting microsystems., , , und . ICASSP, Seite 1641-1644. IEEE, (2011)Generic RAM-based architecture for two-dimensional discrete wavelet transform with line-based method., , und . APCCAS (1), Seite 363-366. IEEE, (2002)23.2 A 1920×1080 30fps 611 mW five-view depth-estimation processor for light-field applications., , , , , und . ISSCC, Seite 1-3. IEEE, (2015)Memory efficient architecture for belief propagation based disparity estimation., , , und . ISCAS, Seite 2521-2524. IEEE, (2015)Pipeline interleaving design for FIR, IIR, and FFT array processors., , und . VLSI Signal Processing, 10 (3): 275-293 (1995)VLSI Architecture for Lifting-Based Shape-Adaptive Discrete Wavelet Transform with Odd-Symmetric Filters., , und . VLSI Signal Processing, 40 (2): 175-188 (2005)An Efficient Embedded Bitstream Parsing Processor for MPEG-4 Video Decoding System., , , und . VLSI Signal Processing, 41 (2): 183-191 (2005)Low-cost hardware architecture design for 3D warping engine in multiview video applications., , und . ISCAS, Seite 2964-2967. IEEE, (2010)System Bandwidth Analysis of Multiview Video Coding with Precedence Constraint., , , , , und . ISCAS, Seite 1001-1004. IEEE, (2007)