Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Evaluating the Impact of Resistive Defects on FinFET-Based SRAMs., , , und . VLSI-SoC (Selected Papers), Volume 500 von IFIP Advances in Information and Communication Technology, Seite 22-45. Springer, (2017)NBTI-Aware Design of Integrated Circuits: A Hardware-Based Approach for Increasing Circuits' Life Time., , , und . J. Electron. Test., 32 (3): 315-328 (2016)DFT Scheme for Hard-to-Detect Faults in FinFET SRAMs., , , , und . ETS, Seite 1-2. IEEE, (2019)Analyzing the behavior of FinFET SRAMs with resistive defects., , , und . VLSI-SoC, Seite 1-6. IEEE, (2017)Intermittent Undefined State Fault in RRAMs., , , , , und . ETS, Seite 1-6. IEEE, (2021)Hierarchical Memory Diagnosis., , , , , und . ETS, Seite 1-2. IEEE, (2022)Evaluating the Impact of Ionizing Particles on FinFET -based SRAMs with Weak Resistive Defects., , , , , und . LATS, Seite 1-6. IEEE, (2020)Hard-to-Detect Fault Analysis in FinFET SRAMs., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (6): 1271-1284 (2021)Defects, Fault Modeling, and Test Development Framework for RRAMs., , , , , , und . ACM J. Emerg. Technol. Comput. Syst., 18 (3): 52:1-52:26 (2022)PVT Analysis for RRAM and STT-MRAM-based Logic Computation-in-Memory., , , , , , und . ETS, Seite 1-6. IEEE, (2022)