( en | de | ru )

 

Disambiguierung von "Zorian, Yervant"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Memory FIT Rate Mitigation Technique for Automotive SoCs.

, , , , , , , und . ITC, Seite 1-6. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Zorian, Yervant
Eine Person hinzufügen mit dem Namen Zorian, Yervant
 

Weitere Publikationen von Autoren mit dem selben Namen

Panel Session - Vertical integration versus disaggregation.. DATE, Seite 602. IEEE, (2009)International Test Conference in Asia (ITC-Asia) - Bridging ITC and Test Community in Asia., , , , und . ITC, Seite 1-4. IEEE, (2019)Advanced ECC-Based FIT Rate Mitigation Technique for Automotive SoCs., , , , und . ITC, Seite 1-6. IEEE, (2018)Memory FIT Rate Mitigation Technique for Automotive SoCs., , , , , , , und . ITC, Seite 1-6. IEEE, (2019)On-chip Electromigration Sensor for Silicon Lifecycle Management of Nanoscale VLSI., , , , und . ETS, Seite 1-4. IEEE, (2023)Some Experiments in Test Pattern Generation for FPGA-Implemented Combinational Circuits., , , , und . SBCCI, Seite 3-8. IEEE Computer Society, (2000)Testing Embedded Core-Based System Chips., und . LATW, Seite 2. IEEE, (2001)Test Configuration Generation for FPGA Logic Cells., , , und . LATW, Seite 202-208. IEEE, (2000)SLM Subsystem for Automotive SoC: Case Study on Path Margin Monitor., , , , und . ITC, Seite 388-392. IEEE, (2023)Test Pattern and Test Configuration Generation Methodology for the Logic of RAM-Based FPGA., , , und . Asian Test Symposium, Seite 254-. IEEE Computer Society, (1997)