( en | de | ru )

 

Disambiguierung von "Jayaram, Vinay"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Brain-computer interfacing in amyotrophic lateral sclerosis: Implications of a resting-state EEG analysis.

, , , , , , , , , und . EMBC, Seite 6979-6982. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vittalapura Jayaram

Jayaram Dadda

Vinay Suryaprakash

Vinay Bettadapura

Vinay Vijayakumar

 

Weitere Publikationen von Autoren mit dem selben Namen

Timing-based delay test for screening small delay defects., , und . DAC, Seite 320-325. ACM, (2006)Frequency peak features for low-channel classification in motor imagery paradigms., , und . NER, Seite 321-324. IEEE, (2017)A Cognitive Brain-Computer Interface for Patients with Amyotrophic Lateral Sclerosis., , , , , , , , , und . SMC, Seite 3187-3191. IEEE, (2015)Transition Delay Fault Test Pattern Generation Considering Supply Voltage Noise in a SOC Design., , und . DAC, Seite 533-538. IEEE, (2007)A novel framework for faster-than-at-speed delay test considering IR-drop effects., , und . ICCAD, Seite 198-203. ACM, (2006)Supply Voltage Noise Aware ATPG for Transition Delay Faults., , und . VTS, Seite 179-186. IEEE Computer Society, (2007)Brain-computer interfacing in amyotrophic lateral sclerosis: Implications of a resting-state EEG analysis., , , , , , , , , und . EMBC, Seite 6979-6982. IEEE, (2015)Interpretable Riemannian Classification in Brain-Computer Interfacing., , und . GBCIC, Verlag der Technischen Universitaet Graz, (2019)A machine learning approach to taking EEG-based brain-computer interfaces out of the lab.. University of Tübingen, Germany, (2018)MOABB: Trustworthy algorithm benchmarking for BCIs., und . CoRR, (2018)