Autor der Publikation

Pre-Layout Estimation of Interconnect Lengths for Digital Integrated Circuits.

, , und . CONIELECOMP, Seite 38. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An ILP Formulation for Task Scheduling on Heterogeneous Chip Multiprocessors., , , und . ISCIS, Volume 4263 von Lecture Notes in Computer Science, Seite 267-276. Springer, (2006)A Methodology for Automated Verification of Synthesized RTL Designs and Its Integration with a High-Level Synthesis Tool., und . FMCAD, Volume 1522 von Lecture Notes in Computer Science, Seite 204-221. Springer, (1998)Reliability-Centric Hardware/Software Co-Design., , , , , und . ISQED, Seite 375-380. IEEE Computer Society, (2005)Determining the Optimal Number of Islands in Power Islands Synthesis., und . ISVLSI, Seite 22-27. IEEE Computer Society, (2008)Accounting for Various Register Allocation Schemes During Post-Synthesis Verification of RTL Designs., und . DATE, Seite 223-. IEEE Computer Society / ACM, (1999)Pre-Layout Estimation of Interconnect Lengths for Digital Integrated Circuits., , und . CONIELECOMP, Seite 38. IEEE Computer Society, (2006)Derving Intermediary RTLs for Verification of Pipelined Synthesized Designs., , und . VLSI, Seite 382-. CSREA Press, (2003)Exploiting PSL standard assertions in a theorem-proving-based verification environment., , und . ACM Great Lakes Symposium on VLSI, Seite 400-403. ACM, (2005)Power Islands: A High-Level Technique for Counteracting Leakage in Deep Sub-Micron., , und . ISQED, Seite 165-170. IEEE Computer Society, (2006)An ILP Formulation for Reliability-Oriented High-Level Synthesis., , , , , , und . ISQED, Seite 364-369. IEEE Computer Society, (2005)