Autor der Publikation

A Method to Improve FPGA Project Checkability for Safety-Related Applications.

, , , , , und . ICST, Volume 2711 von CEUR Workshop Proceedings, Seite 150-160. CEUR-WS.org, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Zashcholkin, Kostiantyn
Eine Person hinzufügen mit dem Namen Zashcholkin, Kostiantyn
 

Weitere Publikationen von Autoren mit dem selben Namen

Combined Use of Equivalent and Non-Equivalent Transformations of FPGA Program Code to Embedding Additional Security Data., , , und . EWDTS, Seite 1-5. IEEE, (2021)Development of ICT Models in Area of Safety Education., , , , und . EWDTS, Seite 1-6. IEEE, (2020)An Increase in Trustworthiness of Result Checking in Arithmetic Components of Embedded Systems., , , und . ICTES, Volume 2516 von CEUR Workshop Proceedings, Seite 177-189. CEUR-WS.org, (2019)Co-Embedding Additional Security Data and Obfuscating Low-Level FPGA Program Code., , , , und . EWDTS, Seite 1-5. IEEE, (2020)Particularities of Sync Monitoring in FPGA Components of Safety-Related Systems., , , , und . IDAACS, Seite 979-983. IEEE, (2021)A Method to Improve FPGA Project Checkability for Safety-Related Applications., , , , , und . ICST, Volume 2711 von CEUR Workshop Proceedings, Seite 150-160. CEUR-WS.org, (2020)Resilient Development of Models and Methods in Computing Space., , , , und . EWDTS, Seite 1-6. IEEE, (2021)The Basic Model of Attack Resistance Estimation for Monitoring the Program Code Integrity of the FPGA-Based Systems., , , , und . IDAACS, Seite 234-238. IEEE, (2019)The Control Technology of Integrity and Legitimacy of LUT-Oriented Information Object Usage by Self-Recovering Digital Watermark., und . ICTERI, Volume 1356 von CEUR Workshop Proceedings, Seite 486-497. CEUR-WS.org, (2015)Augmented Checkability of LUT-oriented Circuits in FPGA-based Components of Safety-Related Systems., , , , und . IntelITSIS, Volume 3156 von CEUR Workshop Proceedings, Seite 474-483. CEUR-WS.org, (2022)