( en | de | ru )

 

Disambiguierung von "Brown, Stephen Dean"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Impact of Cache Architecture and Interface on Performance and Area of FPGA-Based Processor/Parallel-Accelerator Systems.

, , , , , und . FCCM, Seite 17-24. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Stephen Brown

Julien DeAntoni

Graham Deane

Delphine Dean

Ursula Deanini

 

Weitere Publikationen von Autoren mit dem selben Namen

Recursive circuit clustering for minimum delay and area., und . FPGA, Seite 242. ACM, (2003)Constrained clock shifting for field programmable gate arrays., und . FPGA, Seite 121-126. ACM, (2002)FPGA and CPLD Architectures: A Tutorial., und . IEEE Des. Test Comput., 13 (2): 42-57 (1996)The NUMAchine Multiprocessor., , , , , , , , , und 8 andere Autor(en). ICPP, Seite 487-496. IEEE Computer Society, (2000)Impact of Cache Architecture and Interface on Performance and Area of FPGA-Based Processor/Parallel-Accelerator Systems., , , , , und . FCCM, Seite 17-24. IEEE Computer Society, (2012)Automatic Partitioning for Improved Placement and Routing in Complex Programmable Logic Devices., , , und . FPL, Volume 2438 von Lecture Notes in Computer Science, Seite 232-241. Springer, (2002)From C to Blokus Duo with LegUp high-level synthesis., , , , , , , , , und 2 andere Autor(en). FPT, Seite 486-489. IEEE, (2013)Resource and memory management techniques for the high-level synthesis of software threads into parallel FPGA hardware., , und . FPT, Seite 152-159. IEEE, (2015)Improving FPGA Routing Architectures Using Architecture and CAD Interactions., , und . ICCD, Seite 99-104. IEEE Computer Society, (1992)FPGA PLB Evaluation using Quantified Boolean Satisfiability., , und . FPL, Seite 19-24. IEEE, (2005)