Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Nonvolatile power gating with MTJ based nonvolatile flip-flops for a microprocessor., und . NVMSA, Seite 1-6. IEEE, (2017)An energy-efficient high-level synthesis algorithm incorporating interconnection delays and dynamic multiple supply voltages., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2013)Delay modeling and static timing analysis for MTCMOS circuits., und . ASP-DAC, Seite 570-575. IEEE, (2006)Energy Efficient Approximate Storing of Image Data for MTJ Based Non-Volatile Flip-Flops and MRAM., und . IEICE Trans. Electron., 104-C (7): 338-349 (2021)Geyser-2: The second prototype CPU with fine-grained run-time power gating., , , , , , , , , und 7 andere Autor(en). ASP-DAC, Seite 87-88. IEEE, (2011)Overview on Low Power SoC Design Technology.. ASP-DAC, Seite 634-636. IEEE Computer Society, (2007)A 200mV Operable On-Chip Temperature Sensor for IoT Devices Powered by Energy Harvesters with Ultra-Low Output Voltage., , , , und . IoTaIS, Seite 65-71. IEEE, (2023)A fine-grain dynamic sleep control scheme in MIPS R3000., , , , , , , , , und 7 andere Autor(en). ICCD, Seite 612-617. IEEE Computer Society, (2008)Ultra Fine-Grained Run-Time Power Gating of On-chip Routers for CMPs., , , , , und . NOCS, Seite 61-68. IEEE Computer Society, (2010)Delay Modeling and Critical-Path Delay Calculation for MTCMOS Circuits., und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 89-A (12): 3482-3490 (2006)