Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Distributed replay protocol for distributed uniprocessors., , , , , , und . ICS, Seite 3-14. ACM, (2012)FACRA: Flexible-Core Architecture Chip Resource Abstractor., , , , , , und . PDCAT, Seite 440-447. IEEE Computer Society, (2010)CD-ECC: content-dependent error correction codes for combating asymmetric nonvolatile memory operation errors., , , , , und . ICCAD, Seite 1-8. IEEE, (2013)An efficient STT-RAM-based register file in GPU architectures., , , , und . ASP-DAC, Seite 490-495. IEEE, (2015)Heterogeneous systems with reconfigurable neuromorphic computing accelerators., , , , , , und . ISCAS, Seite 125-128. IEEE, (2016)TEMP: thread batch enabled memory partitioning for GPU., , , , , , und . DAC, Seite 65:1-65:6. ACM, (2016)Prefetching techniques for STT-RAM based last-level cache in CMP systems., , , , und . ASP-DAC, Seite 67-72. IEEE, (2014)Exploration of GPGPU Register File Architecture Using Domain-wall-shift-write based Racetrack Memory., , , , und . DAC, Seite 196:1-196:6. ACM, (2014)Harmonica: A Framework of Heterogeneous Computing Systems With Memristor-Based Neuromorphic Computing Accelerators., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Circuits Syst. I Regul. Pap., 63-I (5): 617-628 (2016)A holistic tri-region MLC STT-RAM design with combined performance, energy, and reliability optimizations., , , , , und . DATE, Seite 1285-1290. IEEE, (2016)