( en | de | ru )

 

Disambiguierung von "Chen, Lien-Fei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Memory analysis and throughput enhancement for cost effective bit-plane coder in JPEG2000 applications.

, , und . ICASSP (5), Seite 17-20. IEEE, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Fei Chen

Fei Chen

Fei Chen

Fei Chen

Fei Chen

 

Weitere Publikationen von Autoren mit dem selben Namen

A performance-driven configurable motion estimator for full-search block-matching algorithm., und . ISCAS (2), Seite 233-236. IEEE, (2004)A novel memoryless AES cipher architecture for networking applications., , , , und . ISCAS (4), Seite 333-336. IEEE, (2004)Analysis and Architecture Design for Memory Efficient Parallel Embedded Block Coding Architecture in JPEG 2000., , , und . ICASSP (3), Seite 964-967. IEEE, (2006)Analysis and architecture design of multi-transform architecture for H.264/AVC intra frame coder., , , und . ICME, Seite 145-148. IEEE Computer Society, (2008)A high data-reuse architecture with double-slice processing for full-search block-matching algorithm., und . ISCAS (2), Seite 716-719. IEEE, (2003)A high-speed 2-D transform architecture with unique kernel for multi-standard video applications., , und . ISCAS, Seite 21-24. IEEE, (2008)18.6 A 0.5nJ/pixel 4K H.265/HEVC codec LSI for multi-format smartphone applications., , , , , , , , , und 21 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)Hybrid parallel motion estimation architecture based on fast Pel-subsampling algorithm., , , und . ICME, Seite 1021-1024. IEEE Computer Society, (2008)VLSI architecture of the reconfigurable computing engine for digital signal processing applications., und . ISCAS (2), Seite 937-940. IEEE, (2004)A two-way SIMD-based reconfigurable computing architecture for multimedia applications., , , und . ISCAS (5), Seite 4578-4581. IEEE, (2005)