( en | de | ru )

 

Disambiguierung von "Sohn, Kyomin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design of non-contact 2Gb/s I/O test methods for high bandwidth memory (HBM).

, , , , , , , , , , , , , , , , , , und . A-SSCC, Seite 169-172. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Janina Söhn

Gerhard Sohn

Renate Söhn

Johann Söhn

Ewald Söhn

 

Weitere Publikationen von Autoren mit dem selben Namen

22.1 A 1.1V 16GB 640GB/s HBM2E DRAM with a Data-Bus Window-Extension Technique and a Synergetic On-Die ECC Scheme., , , , , , , , , und 25 andere Autor(en). ISSCC, Seite 330-332. IEEE, (2020)Hardware Architecture and Software Stack for PIM Based on Commercial DRAM Technology : Industrial Product., , , , , , , , , und 6 andere Autor(en). ISCA, Seite 43-56. IEEE, (2021)An Architecture of Sparse Length Sum Accelerator in AxDIMM., , , und . AICAS, Seite 1-4. IEEE, (2022)An FPGA-based RNN-T Inference Accelerator with PIM-HBM., , , , , , und . FPGA, Seite 146-152. ACM, (2022)Design of non-contact 2Gb/s I/O test methods for high bandwidth memory (HBM)., , , , , , , , , und 9 andere Autor(en). A-SSCC, Seite 169-172. IEEE, (2016)A 0.7-fJ/bit/search 2.2-ns search time hybrid-type TCAM architecture., , und . IEEE J. Solid State Circuits, 40 (1): 254-260 (2005)The Breakthrough Memory Solutions for Improved Performance on LLM Inference., , , , , , , , , und 13 andere Autor(en). IEEE Micro, 44 (3): 40-48 (Mai 2024)Aquabolt-XL: Samsung HBM2-PIM with in-memory processing for ML accelerators and beyond., , , , , , , , , und 10 andere Autor(en). HCS, Seite 1-26. IEEE, (2021)An Ultra Low-Power Body Sensor Network Control Processor with Centralized Node Control., , , , , , , und . SoC, Seite 1-4. IEEE, (2006)Dyamond: A 1T1C DRAM In-memory Computing Accelerator with Compact MAC-SIMD and Adaptive Column Addition Dataflow., , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2024)