( en | de | ru )

 

Disambiguierung von "Krishnamurthy, Ram"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
μRNG: A 300-950mV 323Gbps/W all-digital full-entropy true random number generator in 14nm FinFET CMOS.

, , , , , , , , , , und . ESSCIRC, Seite 116-119. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mahalakshmi Krishnamurthy

Adarsh Krishnamurthy

Arvind Krishnamurthy

Ram Gopal

Johann Ram

 

Weitere Publikationen von Autoren mit dem selben Namen

3GHz, 74mW 2-level Karatsuba 64b Galois field multiplier for public-key encryption acceleration in 45nm CMOS., , , , , , , , und . ESSCIRC, Seite 198-201. IEEE, (2010)Low voltage sensing techniques and secondary design issues for sub-90nm caches., , , , , und . ESSCIRC, Seite 413-416. IEEE, (2003)A 9GHz 65nm Intel Pentium 4 Processor Integer Execution Core., , , , , , , , und . ISSCC, Seite 353-365. IEEE, (2006)A low-power 16-bit multiplier-accumulator using series-regulated mixed swing techniques., , und . CICC, Seite 499-502. IEEE, (1998)A burn-in tolerant dynamic circuit technique., , , , und . CICC, Seite 81-84. IEEE, (2002)Designing leakage tolerant, low power wide-OR dominos for sub-130nm CMOS technologies., , und . Microelectron. J., 36 (9): 801-809 (2005)A 2.1GHz 6.5mW 64-bit Unified PopCount/BitScan Datapath Unit for 65nm High-Performance Microprocessor Execution Cores., , , , und . VLSI Design, Seite 273-278. IEEE Computer Society, (2008)High-performance energy-efficient encryption in the sub-45nm CMOS Era., , und . DAC, Seite 332. ACM, (2011)A 4.1Tb/s bisection-bandwidth 560Gb/s/W streaming circuit-switched 8×8 mesh network-on-chip in 45nm CMOS., , , , , , , und . ISSCC, Seite 110-111. IEEE, (2010)A 2.05GVertices/s 151mW lighting accelerator for 3D graphics vertex and pixel shading in 32nm CMOS., , , , , , , und . ISSCC, Seite 184-186. IEEE, (2012)