( en | de | ru )

 

Disambiguierung von "Krishnamurthy, Ram"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High-performance energy-efficient encryption in the sub-45nm CMOS Era.

, , und . DAC, Seite 332. ACM, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mahalakshmi Krishnamurthy

Adarsh Krishnamurthy

Arvind Krishnamurthy

Ram Gopal

Johann Ram

 

Weitere Publikationen von Autoren mit dem selben Namen

A 2.9Tb/s 8W 64-core circuit-switched network-on-chip in 45nm CMOS., , , , und . ESSCIRC, Seite 182-185. IEEE, (2008)2.4GHz, Double-Buffered, 4kb Standard-Cell-Based Register File with Low-Power Mixed-Frequency Clocking for Machine Learning Accelerators., , , , , , , , und . VLSI Technology and Circuits, Seite 22-23. IEEE, (2022)An 8.8GHz 198mW 16x64b 1R/1W variationtolerant register file in 65nm CMOS., , , , , und . ISSCC, Seite 1785-1797. IEEE, (2006)Ultra-low energy security circuits for IoT applications., , , und . ICCD, Seite 682-685. IEEE Computer Society, (2016)25.7 Time-Borrowing Fast Mux-D Scan Flip-Flop with On-Chip Timing/Power/VMIN Characterization Circuits in 10nm CMOS., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 392-394. IEEE, (2020)A 1.45GHz 52-to-162GFLOPS/W variable-precision floating-point fused multiply-add unit with certainty tracking in 32nm CMOS., , , , , , , und . ISSCC, Seite 182-184. IEEE, (2012)A 1.9Gb/s 358mW 16-to-256 State Reconfigurable Viterbi Accelerator in 90nm CMOS., , , , und . ISSCC, Seite 256-600. IEEE, (2007)Split-Path Fused Floating Point Multiply Accumulate (FPMAC)., , , , , , , und . IEEE Symposium on Computer Arithmetic, Seite 17-24. IEEE Computer Society, (2013)A 250Mv, 0.063J/Ghash Bitcoin Mining Engine in 14nm CMOS Featuring Dual-Vcc Sha256 Datapath and 3-Phase Latch Based Clocking., , , , , , , , , und . VLSI Circuits, Seite 32-. IEEE, (2019)A 4900×m2 839Mbps Side-Channel Attack Resistant AES-128 in 14nm CMOS with Heterogeneous Sboxes, Linear Masked MixColumns and Dual-Rail Key Addition., , , , , , , , , und 2 andere Autor(en). VLSI Circuits, Seite 234-. IEEE, (2019)