Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design considerations for low-power receiver front-end in high-speed data links., , , , und . CICC, Seite 1-8. IEEE, (2013)Strong Injection Locking in Low- Q LC Oscillators: Modeling and Application in a Forwarded-Clock I/O Receiver., , , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 56-I (8): 1818-1829 (2009)F6: Energy-efficient I/O design for next-generation systems., , , , , und . ISSCC, Seite 520-521. IEEE, (2014)A 2GHz-to-7.5GHz quadrature clock-generator using digital delay locked loops for multi-standard I/Os in 14nm CMOS., , , , und . VLSIC, Seite 1-2. IEEE, (2014)10.5 A 5.9pJ/b 10Gb/s serial link with unequalized MM-CDR in 14nm tri-gate CMOS., , , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)A scalable 0.128-to-1Tb/s 0.8-to-2.6pJ/b 64-lane parallel I/O in 32nm CMOS., , , , , , , , , und . ISSCC, Seite 402-403. IEEE, (2013)Session 6 overview: Ultra-high-speed wireline., , und . ISSCC, Seite 108-109. IEEE, (2017)Varactor-based signal restoration for near-speed-of-light surfing global interconnect., , , , und . CICC, Seite 1-4. IEEE, (2010)An on-die all-digital power supply noise analyzer with enhanced spectrum measurements., , , und . ESSCIRC, Seite 251-254. IEEE, (2014)F6: I/O design at 25Gb/s and beyond: Enabling the future communication infrastructure for big data., , , , , und . ISSCC, Seite 1-2. IEEE, (2015)