( en | de | ru )

 

Disambiguierung von "Pozzoni, Massimo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 4.9pJ/b 16-to-64Gb/s PAM-4 VSR transceiver in 28nm FDSOI CMOS.

, , , , , , , , , , , und . ISSCC, Seite 112-114. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Massimo Viola

Massimo Malagó

Massimo Tallarida

Massimo Moser

Massimo Epis

 

Weitere Publikationen von Autoren mit dem selben Namen

A high-speed low-voltage phase detector for clock recovery from NRZ data., , , und . ISCAS (4), Seite 297-300. IEEE, (2004)A 6-bit 6-GS/s 95mW background calibrated flash ADC with integrating preamplifiers and half-rate comparators in 32nm LP CMOS., , , , , , und . ESSCIRC, Seite 129-132. IEEE, (2013)A wideband mm-Wave CMOS receiver for Gb/s communications employing interstage coupled resonators., , , , , , , , und . ISSCC, Seite 220-221. IEEE, (2010)A 13.1% tuning range 115GHz frequency generator based on an injection-locked frequency doubler in 65nm CMOS., , , und . ISSCC, Seite 422-423. IEEE, (2010)A 12Gb/s 39dB loss-recovery unclocked-DFE receiver with bi-dimensional equalization., , , , , , , , und . ISSCC, Seite 164-165. IEEE, (2010)Injection-Locked CMOS Frequency Doublers for μ -Wave and mm-Wave Applications., , , und . IEEE J. Solid State Circuits, 45 (8): 1565-1574 (2010)A 4.9pJ/b 16-to-64Gb/s PAM-4 VSR transceiver in 28nm FDSOI CMOS., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 112-114. IEEE, (2018)A 10Gb/s receiver with linear backplane equalization and mixer-based self-aligned CDR., , , , , , , und . CICC, Seite 559-562. IEEE, (2008)A Multi-Standard 1.5 to 10 Gb/s Latch-Based 3-Tap DFE Receiver With a SSC Tolerant CDR for Serial Backplane Communication., , , , , , , , , und . IEEE J. Solid State Circuits, 44 (4): 1306-1315 (2009)A sliding IF receiver for mm-wave WLANs in 65nm CMOS., , , , , , und . CICC, Seite 669-672. IEEE, (2009)