( en | de | ru )

 

Disambiguierung von "Repossi, Matteo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Multi-Standard 1.5 to 10 Gb/s Latch-Based 3-Tap DFE Receiver With a SSC Tolerant CDR for Serial Backplane Communication.

, , , , , , , , , und . IEEE J. Solid State Circuits, 44 (4): 1306-1315 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Matteo Garavoglia

Matteo Rini

Marco Matteo

Matteo Bertini

Matteo Gabba

 

Weitere Publikationen von Autoren mit dem selben Namen

A 24GHz Sub-Harmonic Receiver Front-End with Integrated Multi-Phase LO Generation in 65nm CMOS., , , und . ISSCC, Seite 216-217. IEEE, (2008)A wideband mm-Wave CMOS receiver for Gb/s communications employing interstage coupled resonators., , , , , , , , und . ISSCC, Seite 220-221. IEEE, (2010)22.9 A 1310nm 3D-integrated silicon photonics Mach-Zehnder-based transmitter with 275mW multistage CMOS driver achieving 6dB extinction ratio at 25Gb/s., , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)A 25Gb/s low noise 65nm CMOS receiver tailored to 100GBASE-LR4., , , , , , und . ESSCIRC, Seite 221-224. IEEE, (2012)12.2 A 4-Channel 200Gb/s PAM-4 BiCMOS Transceiver with Silicon Photonics Front-Ends for Gigabit Ethernet Applications., , , , , , , , , und 10 andere Autor(en). ISSCC, Seite 210-212. IEEE, (2020)A Low-Noise Design Technique for High-Speed CMOS Optical Receivers., , , , , , und . IEEE J. Solid State Circuits, 49 (6): 1437-1447 (2014)A 3.2-to-7.3GHz Quadrature Oscillator with Magnetic Tuning., , , und . ISSCC, Seite 92-589. IEEE, (2007)A 3D-integrated 25Gbps silicon photonics receiver in PIC25G and 65nm CMOS technologies., , , , , und . ESSCIRC, Seite 131-134. IEEE, (2014)A sliding IF receiver for mm-wave WLANs in 65nm CMOS., , , , , , und . CICC, Seite 669-672. IEEE, (2009)A Multi-Standard 1.5 to 10 Gb/s Latch-Based 3-Tap DFE Receiver With a SSC Tolerant CDR for Serial Backplane Communication., , , , , , , , , und . IEEE J. Solid State Circuits, 44 (4): 1306-1315 (2009)