( en | de | ru )

 

Disambiguierung von "Ando, Kota"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
ProgressiveNN: Achieving Computational Scalability without Network Alteration by MSB-first Accumulative Computation.

, , , , , , und . CANDAR, Seite 215-220. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ramachandra Kota

Lalitha Kota

Kota Miura

Kota Murali

Ando Seeberg

 

Weitere Publikationen von Autoren mit dem selben Namen

APC-SCA: A Fully-Parallel Annealing Algorithm with Autonomous Pinning Effect Control., , , , , , und . IPDPS Workshops, Seite 414-420. IEEE, (2022)Multicoated Supermasks Enhance Hidden Networks., , , , , , , und . ICML, Volume 162 von Proceedings of Machine Learning Research, Seite 17045-17055. PMLR, (2022)Exploring optimized accelerator design for binarized convolutional neural networks., , , , , und . IJCNN, Seite 2510-2516. IEEE, (2017)A Fully-Parallel Annealing Algorithm with Autonomous Pinning Effect Control for Various Combinatorial Optimization Problems., , , , , , und . IEICE Trans. Inf. Syst., 106 (12): 1969-1978 (Dezember 2023)ProgressiveNN: Achieving Computational Scalability without Network Alteration by MSB-first Accumulative Computation., , , , , , und . CANDAR, Seite 215-220. IEEE, (2020)Accelerating deep learning by binarized hardware., , , , , , , und . APSIPA, Seite 1045-1051. IEEE, (2017)QUEST: A 7.49TOPS multi-purpose log-quantized DNN inference engine stacked on 96MB 3D SRAM using inductive-coupling technology in 40nm CMOS., , , , , , , , und . ISSCC, Seite 216-218. IEEE, (2018)Hiddenite: 4K-PE Hidden Network Inference 4D-Tensor Engine Exploiting On-Chip Model Construction Achieving 34.8-to-16.0TOPS/W for CIFAR-100 and ImageNet., , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2022)Edge Inference Engine for Deep & Random Sparse Neural Networks with 4-bit Cartesian-Product MAC Array and Pipelined Activation Aligner., , , , , , und . HCS, Seite 1-21. IEEE, (2021)In-memory area-efficient signal streaming processor design for binary neural networks., , , , , , , , , und 1 andere Autor(en). MWSCAS, Seite 116-119. IEEE, (2017)