( en | de | ru )

 

Disambiguierung von "Chu, Thiem Van"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
ProgressiveNN: Achieving Computational Scalability without Network Alteration by MSB-first Accumulative Computation.

, , , , , , und . CANDAR, Seite 215-220. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Thiem Le Van

Chu Van Chi

La Van Chu

Van Trung Chu

NULL Le van Thiem

 

Weitere Publikationen von Autoren mit dem selben Namen

A High-Performance and Flexible FPGA Inference Accelerator for Decision Forests Based on Prior Feature Space Partitioning., , , , und . FPT, Seite 1-10. IEEE, (2021)Dependency-Driven Trace-Based Network-on-Chip Emulation on FPGAs., , und . FPGA, Seite 211-221. ACM, (2020)A Fully-Parallel Annealing Algorithm with Autonomous Pinning Effect Control for Various Combinatorial Optimization Problems., , , , , , und . IEICE Trans. Inf. Syst., 106 (12): 1969-1978 (Dezember 2023)ProgressiveNN: Achieving Computational Scalability without Network Alteration by MSB-first Accumulative Computation., , , , , , und . CANDAR, Seite 215-220. IEEE, (2020)Classical Thermodynamics-based Parallel Annealing Algorithm for High-speed and Robust Combinatorial Optimization., , , , und . GECCO, ACM, (2024)Multicoated and Folded Graph Neural Networks with Strong Lottery Tickets., , , , , , , und . CoRR, (2023)The synchronous vs. asynchronous NoC routers: an apple-to-apple comparison between synchronous and transition signaling asynchronous designs., , , und . NOCS, Seite 1-8. IEEE, (2016)Amorphica: 4-Replica 512 Fully Connected Spin 336MHz Metamorphic Annealer with Programmable Optimization Strategy and Compressed-Spin-Transfer Multi-Chip Extension., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 42-43. IEEE, (2023)Enabling Fast and Accurate Emulation of Large-Scale Network on Chip Architectures on a Single FPGA., , und . FCCM, Seite 60-63. IEEE Computer Society, (2015)A High-Performance and Cost-Effective Hardware Merge Sorter without Feedback Datapath., , , , und . FCCM, Seite 197-204. IEEE Computer Society, (2018)