( en | de | ru )

 

Disambiguierung von "Yabuuchi, Makoto"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Ternary Based Bit Scalable, 8.80 TOPS/W CNN accelerator with Many-core Processing-in-memory Architecture with 896K synapses/mm2.

, , , und . VLSI Circuits, Seite 248-. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Makoto Yamamoto

Makoto Nakamura

Makoto Arai

Makoto Ida

Makoto Kobayashi

 

Weitere Publikationen von Autoren mit dem selben Namen

A stable chip-ID generating physical uncloneable function using random address errors in SRAM., , , , , , und . SoCC, Seite 143-147. IEEE, (2012)A Ternary Based Bit Scalable, 8.80 TOPS/W CNN accelerator with Many-core Processing-in-memory Architecture with 896K synapses/mm2., , , und . VLSI Circuits, Seite 248-. IEEE, (2019)28 nm 50% Power-Reducing Contacted Mask Read Only Memory Macro With 0.72-ns Read Access Time Using 2T Pair Bitcell and Dynamic Column Source Bias Control Technique., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 22 (3): 575-584 (2014)A 45nm Low-Standby-Power Embedded SRAM with Improved Immunity Against Process and Temperature Variations., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 326-606. IEEE, (2007)A cost-effective 45nm 6T-SRAM reducing 50mV Vmin and 53% standby leakage with multi-Vt asymmetric halo MOS and write assist circuitry., , , , , , und . ISQED, Seite 438-441. IEEE, (2013)A 512-kb 1-GHz 28-nm partially write-assisted dual-port SRAM with self-adjustable negative bias bitline., , , , , , , und . VLSIC, Seite 1-2. IEEE, (2014)A 65nm Embedded SRAM with Wafer-Level Burn-In Mode, Leak-Bit Redundancy and E-Trim Fuse for Known Good Die., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 488-617. IEEE, (2007)12-NM Fin-FET 3.0G-Search/s 80-Bit × 128-Entry Dual-Port Ternary CAM., , , und . VLSI Circuits, Seite 19-20. IEEE, (2018)A Test Screening Method for 28 nm HK/MG Single-Port and Dual-Port SRAMs Considering with Dynamic Stability and Read/Write Disturb Issues., , , , , und . Asian Test Symposium, Seite 246-251. IEEE Computer Society, (2012)A 0.5V 100MHz PD-SOI SRAM with enhanced read stability and write margin by asymmetric MOSFET and forward body bias., , , , , und . ISSCC, Seite 356-357. IEEE, (2010)