( en | de | ru )

 

Disambiguierung von "Tsukamoto, Sanroku"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 10b 50MS/s 820µW SAR ADC with on-chip digital calibration.

, , , und . ISSCC, Seite 384-385. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Masaji Tsukamoto

Masaaki Tsukamoto

Nobuko Ohashi Tsukamoto

 

Weitere Publikationen von Autoren mit dem selben Namen

A 10-b 50-MS/s 820- μ W SAR ADC With On-Chip Digital Calibration., , , und . IEEE Trans. Biomed. Circuits Syst., 4 (6): 410-416 (2010)A dynamic offset control technique for comparator design in scaled CMOS technology., , , , , , , und . CICC, Seite 495-498. IEEE, (2008)32Gb/s data-interpolator receiver with 2-tap DFE in 28nm CMOS., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 36-37. IEEE, (2013)A 6b 3GS/s flash ADC with background calibration., , , und . CICC, Seite 283-286. IEEE, (2009)A 1 GHz CMOS comparator with dynamic offset control technique., , und . ASP-DAC, Seite 103-104. IEEE, (2009)Ising-Model Optimizer with Parallel-Trial Bit-Sieve Engine., , , , , , , , , und 1 andere Autor(en). CISIS, Volume 611 von Advances in Intelligent Systems and Computing, Seite 432-438. Springer, (2017)Split capacitor DAC mismatch calibration in successive approximation ADC., , , , , , , , , und 2 andere Autor(en). CICC, Seite 279-282. IEEE, (2009)A 0.8V 10b 8OMS/s 6.5mW Pipelined ADC with Regulated Overdrive Voltage Biasing., , , und . ISSCC, Seite 452-614. IEEE, (2007)A 10b 50MS/s 820µW SAR ADC with on-chip digital calibration., , , und . ISSCC, Seite 384-385. IEEE, (2010)A 6b, 1GS/s, 9.9mW interpolated subranging ADC in 65nm CMOS., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2012)