( en | de | ru )

 

Disambiguierung von "Wilke, Gustavo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits.

, , , , , , und . PATMOS, Volume 2799 von Lecture Notes in Computer Science, Seite 501-510. Springer, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gustavo Corni

Besiegelte Freundschaft: die brandenburgischen Erbeinungen und Erbverbrüderungen im späten Mittelalter. Uni Frankfurt Main, (2008)

Gustavo Grupe

Gustavo Publio University of Leipzig

Gustavo Sousa

Gustavo Cei

 

Weitere Publikationen von Autoren mit dem selben Namen

A cells and I/O pins partitioning refinement algorithm for 3D VLSI circuits., , , und . ICECS, Seite 852-855. IEEE, (2009)Finding the Critical Delay of Combinational Blocks by Floating Vector Simulation and Path Tracing., , , , und . SBCCI, Seite 277-282. IEEE Computer Society, (2002)Gate Sizing Minimizing Delay and Area., , , und . ISVLSI, Seite 315-316. IEEE Computer Society, (2011)Revisiting automated physical synthesis of high-performance clock networks., , und . ACM Trans. Design Autom. Electr. Syst., 18 (2): 31:1-31:27 (2013)A study on layout quality of automatic generated cells., , , , und . ICECS, Seite 651-654. IEEE, (2010)Non-uniform clock mesh optimization with linear programming buffer insertion., , und . DAC, Seite 74-79. ACM, (2010)Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits., , , , , , und . PATMOS, Volume 2799 von Lecture Notes in Computer Science, Seite 501-510. Springer, (2003)Improving Critical Path Identification in Functional Timing Analysis., , , und . SBCCI, Seite 297-302. IEEE Computer Society, (2003)A Transistor Sizing Method Applied to an Automatic Layout Generation Tool., , , , und . SBCCI, Seite 303-. IEEE Computer Society, (2003)A New Clock Mesh Buffer Sizing Methodology for Skew and Power Reduction., und . ISVLSI, Seite 227-232. IEEE Computer Society, (2008)