Autor der Publikation

History & Variation Trained Cache (HVT-Cache): A process variation aware and fine grain voltage scalable cache with active access history monitoring.

, , , , und . ISQED, Seite 498-505. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A hierarchical pipelining architecture and FPGA implementation for lifting-based 2-D DWT., , und . J. Real-Time Image Processing, 2 (4): 281-291 (2007)System-level power-performance trade-offs in bus matrix communication architecture synthesis., , , und . CODES+ISSS, Seite 300-305. ACM, (2006)Thermal sensor allocation for SoCs based on temperature gradients., , und . ISQED, Seite 29-34. IEEE, (2015)Combined topological and functionality based delay estimation using a layout-driven approach for high level applications., und . EURO-DAC, Seite 72-78. IEEE Computer Society Press, (1992)FIR filter mapping and performance analysis on MorphoSys., , und . ICECS, Seite 99-102. IEEE, (2000)Behavioral Modeling of an ATM Switch using SpecCharts., und . VLSI Design, Seite 19-22. IEEE Computer Society, (1996)An Empirical Study on the Effects of Physical Design in High-Level Synthesis., , , und . VLSI Design, Seite 11-16. IEEE Computer Society, (1994)Intra-body communication model based on variable biological parameters., , und . ACSSC, Seite 948-951. IEEE, (2015)Error-aware power management for memory dominated OFDM systems., , , und . ACSSC, Seite 2034-2040. IEEE, (2013)Rapid in-memory matrix multiplication using associative processor., , , , und . DATE, Seite 985-990. IEEE, (2018)