( en | de | ru )

 

Disambiguierung von "Reddy, Sudhakar M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Cube-Aware Compaction Method for Scan ATPG.

, , , , , und . VLSI Design, Seite 98-103. IEEE Computer Society, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sudhakar Peddireddi

Padhmanand Sudhakar

Edamakanti Chandrakanth Reddy

Malgi Prasad Reddy

Martin Reddy

 

Weitere Publikationen von Autoren mit dem selben Namen

Worst-case and average-case analysis of n-detection test sets and test generation strategies., und . IET Comput. Digit. Tech., 1 (4): 353-363 (2007)Diagnosis of path delay faults based on low-coverage tests., und . IET Comput. Digit. Tech., 4 (2): 89-103 (2010)Semiconcurrent Online Testing of Transition Faults through Output Response Comparison of Identical Circuits., und . IEEE Trans. Dependable Secur. Comput., 6 (3): 231-240 (2009)A feedback decoding scheme for linear convolutional codes (Corresp.).. IEEE Trans. Inf. Theory, 15 (1): 189-190 (1969)Functional Broadside Tests with Minimum and Maximum Switching Activity., und . J. Low Power Electron., 4 (3): 429-437 (2008)On synchronizable circuits and their synchronizing sequences., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (9): 1086-1092 (2000)Theorems for identifying undetectable faults in partial-scan circuits., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 22 (8): 1092-1097 (2003)Test compaction for at-speed testing of scan circuits based onnonscan test. sequences and removal of transfer sequences., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 21 (6): 706-714 (2002)Techniques for minimizing power dissipation in scan and combinational circuits during test application., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 17 (12): 1325-1333 (1998)Transparent DFT: a design for testability and test generation approach for synchronous sequential circuits., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (6): 1170-1175 (2006)