Autor der Publikation

High Launch Switching Activity Reduction in At-Speed Scan Testing Using CTX: A Clock-Gating-Based Test Relaxation and X-Filling Scheme.

, , , , , , , und . IEICE Trans. Inf. Syst., 93-D (1): 2-9 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-energy BIST design: impact of the LFSR TPG parameters on the weighted switching activity., , , , , , , und . ISCAS (1), Seite 110-113. IEEE, (1999)Effect-cause intra-cell diagnosis at transistor level., , , , , , und . ISQED, Seite 460-467. IEEE, (2013)Structural-Based Power-Aware Assignment of Don't Cares for Peak Power Reduction during Scan Testing., , , , , und . VLSI-SoC, Seite 403-408. IEEE, (2006)Energy Model based Control for Forming Processes., und . ICINCO-ICSO, Seite 51-59. INSTICC Press, (2008)Example-based programming: a pertinent visual approach for learning to program., , und . AVI, Seite 358-361. ACM Press, (2004)Validation d'une approche " basée sur exemples " pour l'apprentissage de la programmation., , und . IHM, Volume 264 von ACM International Conference Proceeding Series, Seite 147-154. ACM, (2005)Design of a Sextuple Cross-Coupled SRAM Cell with Optimized Access Operations for Highly Reliable Terrestrial Applications., , , , , , , und . ATS, Seite 55-60. IEEE, (2019)From onions to broccoli: generalizing Lewis' counterfactual logic.. J. Appl. Non Class. Logics, 17 (2): 213-229 (2007)Towards approximation during test of Integrated Circuits., , , , , und . DDECS, Seite 28-33. IEEE, (2017)Designs of Two Quadruple-Node-Upset Self-Recoverable Latches for Highly Robust Computing in Harsh Radiation Environments., , , , , , und . IEEE Trans. Aerosp. Electron. Syst., 59 (3): 2885-2897 (Juni 2023)