( en | de | ru )

 

Disambiguierung von "Hashimoto, Masanori"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Via-Switch FPGA: 65-nm CMOS Implementation and Evaluation.

, , , , , , , , , , und . IEEE J. Solid State Circuits, 57 (7): 2250-2262 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Setsuko Hashimoto

Marcelo Hashimoto

Jujiro Hashimoto

Yoko Hashimoto

 

Weitere Publikationen von Autoren mit dem selben Namen

A Practical Gate Resizing Technique Considering Glitch Reduction for Low Power Design., , und . DAC, Seite 446-451. ACM Press, (1999)Quantitative Prediction of On-Chip Capacitive and Inductive Crosstalk Noise and Tradeoff between Wire Cross-Sectional Area and Inductive Crosstalk Effect., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 90-A (4): 724-731 (2007)Accuracy Enhancement of Grid-Based SSTA by Coefficient Interpolation., und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 93-A (12): 2441-2446 (2010)Analyzing Impacts of SRAM, FF and Combinational Circuit on Chip-Level Neutron-Induced Soft Error Rate., und . IEICE Trans. Electron., 102-C (4): 296-302 (2019)DC Magnetic Field-Based Analytical Localization Robust to Known Stationary Magnetic Object., , und . MWSCAS, Seite 1-4. IEEE, (2022)Characterizing SEU Cross Sections of 12- and 28-nm SRAMs for 6.0, 8.0, and 14.8 MeV Neutrons., , , , , , und . IRPS, Seite 1-6. IEEE, (2023)Mode-wise Voltage-scalable Design with Activation-aware Slack Assignment for Energy Minimization., , , , , und . ASP-DAC, Seite 284-290. ACM, (2021)Proactive Supply Noise Mitigation with Low-Latency Minor Voltage Regulator and Lightweight Current Prediction., und . ITC, Seite 1-8. IEEE, (2020)Toward real-time 3D modeling system with cubic-millimeters wireless sensor nodes., , , und . ASICON, Seite 1065-1068. IEEE, (2017)Mixed-grained reconfigurable architecture supporting flexible reliability and C-based design., , , , , , , , und . ReConFig, Seite 1-6. IEEE, (2013)