Autor der Publikation

OS-level power minimization under tight performance constraints in general purpose systems.

, , , , , , und . ISLPED, Seite 321-326. IEEE/ACM, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

HSIS: A BDD-Based Environment for Formal Verification., , , , , , , , , und 3 andere Autor(en). DAC, Seite 454-459. ACM Press, (1994)Coordinated transformations for high-level synthesis of high performance microprocessor blocks., , , , , , , und . DAC, Seite 898-903. ACM, (2002)OS-level power minimization under tight performance constraints in general purpose systems., , , , , , und . ISLPED, Seite 321-326. IEEE/ACM, (2011)Reducing structural bias in technology mapping., , , , und . ICCAD, Seite 519-526. IEEE Computer Society, (2005)Integrating formal verification and high-level processor pipeline synthesis., , , und . SASP, Seite 22-29. IEEE Computer Society, (2011)A study of the effectiveness of CPU consolidation in a virtualized multi-core server system., , und . ISLPED, Seite 339-344. ACM, (2012)Formal verification of pipeline control using controlled token nets and abstract interpretation., , und . ICCAD, Seite 529-536. ACM / IEEE Computer Society, (1998)Automatic pipelining from transactional datapath specifications., , , und . DATE, Seite 1001-1004. IEEE Computer Society, (2010)Reducing Structural Bias in Technology Mapping., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (12): 2894-2903 (2006)A System Verilog Rewriting System for RTL Abstraction with Pentium Case Study., , , , und . MEMOCODE, Seite 79-88. IEEE Computer Society, (2008)