( en | de | ru )

 

Disambiguierung von "Chen, Tung-Chien"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
128-channel Spike Sorting Processor with a Parallel-folding Structure in 90nm Process.

, , und . ISCAS, Seite 1253-1256. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chen-Chien Li

Chien Fu Chen

Chien-An Chen

Tung-Sheng Chen

Chieh Chien

 

Weitere Publikationen von Autoren mit dem selben Namen

Assessing normality of heart sound by matching pursuit residue with frequency-domain-based templates., , und . EMBC, Seite 2917-2920. IEEE, (2012)Robust heart rate measurement with phonocardiogram by on-line template extraction and matching., , , und . EMBC, Seite 1957-1960. IEEE, (2011)Exploration of reusing the pre-recorded training data set to improve the supervised classifier for EEG-based motor-imagery brain computer interfaces., , , , , und . ISCAS, Seite 2067-2070. IEEE, (2012)Low power and power aware fractional motion estimation of H.264/AVC for mobile applications., , , und . ISCAS, IEEE, (2006)Fast Algorithm and Architecture Design of Low-Power Integer Motion Estimation for H.264/AVC., , , , und . IEEE Trans. Circuits Syst. Video Techn., 17 (5): 568-577 (2007)Analysis and Design of On-sensor ECG Processors for Realtime Detection of Cardiac Anomalies Including VF, VT, and PVC., , , , , , , und . J. Signal Process. Syst., 65 (2): 275-285 (2011)System Bandwidth Analysis of Multiview Video Coding with Precedence Constraint., , , , , und . ISCAS, Seite 1001-1004. IEEE, (2007)Analysis and design of macroblock pipelining for H.264/AVC VLSI architecture., , und . ISCAS (2), Seite 273-276. IEEE, (2004)A 473 μW wireless 16-channel neural recording SoC with RF energy harvester., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2018)Design and implementation of a low power spike detection processor for 128-channel spike sorting microsystem., , und . ICASSP, Seite 3889-3892. IEEE, (2014)