( en | de | ru )

 

Disambiguierung von "Valdes-Garcia, Alberto"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An integral path self-calibration scheme for a 20.1-26.7GHz dual-loop PLL in 32nm SOI CMOS.

, , , , , , , , , , und . VLSIC, Seite 176-177. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Alberto García Ortiz

Alberto Garcia Gonzales

Francisco Valdés Valdés

Oscar Alberto Gonzalez Garcia

Fabio Valdés

 

Weitere Publikationen von Autoren mit dem selben Namen

Antenna-in-package design and module integration for millimeter-wave communication and 5G., , , , und . VLSI-DAT, Seite 1-2. IEEE, (2018)A 24-to-30GHz 256-Element Dual-Polarized 5G Phased Array with Fast Beam-Switching Support for >30, 000 Beams., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 436-438. IEEE, (2022)A configurable time-interleaved pipeline ADC for multi-standard wireless receivers., , und . ESSCIRC, Seite 259-262. IEEE, (2004)Scaling Millimeter-Wave Phased Arrays: Challenges and Solutions., , , , , und . BCICTS, Seite 80-84. IEEE, (2018)Co-Learning Bayesian Model Fusion: Efficient Performance Modeling of Analog and Mixed-Signal Circuits Using Side Information., , , , und . ICCAD, Seite 575-582. IEEE, (2015)A CMOS RF RMS Detector for Built-in Testing of Wireless Transceivers., , , , und . VTS, Seite 249-254. IEEE Computer Society, (2005)Multi-Mode Modulator and Frequency Demodulator Circuits for Gb/s Data Rate 60 GHz Wireless Transceivers., , und . CICC, Seite 639-642. IEEE, (2007)Radio receiver techniques., und . CICC, Seite 1. IEEE, (2012)A 10-bit 44-MS/s 20-mW configurable time-interleaved pipeline ADC for a dual-mode 802.11b/Bluetooth receiver., , und . IEEE J. Solid State Circuits, 41 (3): 530-539 (2006)A 1V 17.9dBm 60GHz power amplifier in standard 65nm CMOS., und . ISSCC, Seite 424-425. IEEE, (2010)