( en | de | ru )

 

Disambiguierung von "Sheu, Shyh-Shyuan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Training-based forming process for RRAM yield improvement.

, , , , und . VTS, Seite 146-151. IEEE Computer Society, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sheu-Sheu Tan

Ming-Shye Sheu

Huey-jen Sheu

Ching-Long Sheu

Sien-Yi Sheu

 

Weitere Publikationen von Autoren mit dem selben Namen

A 4K-400K Wide Operating-Temperature-Range MRAM Technology with Ultrathin Composite Free Layer and Magnesium Spacer., , , , , , , , , und 11 andere Autor(en). VLSI Technology and Circuits, Seite 379-380. IEEE, (2022)A 55nm 1-to-8 bit Configurable 6T SRAM based Computing-in-Memory Unit-Macro for CNN-based AI Edge Processors., , , , , , , , , und 6 andere Autor(en). A-SSCC, Seite 217-218. IEEE, (2019)A 28nm 1Mb Time-Domain Computing-in-Memory 6T-SRAM Macro with a 6.6ns Latency, 1241GOPS and 37.01TOPS/W for 8b-MAC Operations for Edge-AI Devices., , , , , , , , , und 10 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2022)16.3 A 28nm 384kb 6T-SRAM Computation-in-Memory Macro with 8b Precision for AI Edge Chips., , , , , , , , , und 11 andere Autor(en). ISSCC, Seite 250-252. IEEE, (2021)17.5 A 3T1R nonvolatile TCAM using MLC ReRAM with Sub-1ns search time., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)NV-BNN: An Accurate Deep Convolutional Neural Network Based on Binary STT-MRAM for Adaptive AI Edge., , , , , , , , , und 1 andere Autor(en). DAC, Seite 30. ACM, (2019)U-MRAM: Transistor-Less, High-Speed (10 ns), Low-Voltage (0.6 V), Field-Free Unipolar MRAM for High-Density Data Memory., , , , , , , , , und 11 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)CIMR-V: An End-to-End SRAM-based CIM Accelerator with RISC-V for AI Edge Device., , , , , , , und . ISCAS, Seite 1-5. IEEE, (2024)A nonvolatile look-up table using ReRAM for reconfigurable logic., , , , , , , , , und 7 andere Autor(en). A-SSCC, Seite 133-136. IEEE, (2014)Circuit Design Challenges in Computing-in-Memory for AI Edge Devices., , , , , , , , , und 1 andere Autor(en). ASICON, Seite 1-4. IEEE, (2019)