( en | de | ru )

 

Disambiguierung von "Valero, Mateo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Balancing HPC applications through smart allocation of resources in MT processors.

, , , , , und . IPDPS, Seite 1-12. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ana Maria Mateo Rosell

Carlos Mateo Balmelli

Mateo Hermel

Alejandro Valero

Silvia Valero

 

Weitere Publikationen von Autoren mit dem selben Namen

Automatic generation of loop scheduling for VLIW., , , und . PACT, Seite 306-309. IFIP Working Group on Algol / ACM, (1995)Increasing Memory Bandwidth with Wide Buses: Compiler, Hardware and Performance Trade-Offs., , , und . International Conference on Supercomputing, Seite 12-19. ACM, (1997)A performance evaluation of the multiple bus network for multiprocessor systems., , , , und . SIGMETRICS, Seite 200-206. ACM, (1983)Dynamic Tolerance Region Computing for Multimedia., , und . IEEE Trans. Computers, 61 (5): 650-665 (2012)RMS-TM: a comprehensive benchmark suite for transactional memory systems (abstracts only)., , , , , und . SIGMETRICS Perform. Evaluation Rev., 39 (3): 19 (2011)Runtime-assisted cache coherence deactivation in task parallel programs., , , , und . SC, Seite 35:1-35:12. IEEE / ACM, (2018)Parallel Computer Architecture., , , und . Euro-Par, Volume 1900 von Lecture Notes in Computer Science, Seite 537-538. Springer, (2000)Topic 15+20: Multimedia and Embedded Systems., , , und . Euro-Par, Volume 2150 von Lecture Notes in Computer Science, Seite 651-652. Springer, (2001)Breaking the bandwidth wall in chip multiprocessors., , , und . ICSAMOS, Seite 255-262. IEEE, (2011)Access to streams in multiprocessor systems., , und . PDP, Seite 310-316. IEEE, (1993)