( en | de | ru )

 

Disambiguierung von "Crenne, Jérémie"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Model-based Design of Efficient LDPC Decoder Architectures.

, , , und . ISTC, Seite 1-5. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jérémie Decock

Jérémie Guiochet

Jérémie Allard

Jérémie Gaidamour

Jérémie Segouat

 

Weitere Publikationen von Autoren mit dem selben Namen

Model-based Design of Efficient LDPC Decoder Architectures., , , und . ISTC, Seite 1-5. IEEE, (2018)Methodology to Adapt Neural Network on Constrained Device at Topology level., , , , , und . SiPS, Seite 1-6. IEEE, (2022)Networked Self-adaptive Systems: An Opportunity for Configuring in the Large., , , , , , , und . ERSA, Seite 81-90. CSREA Press, (2009)Model-Based Design of Flexible and Efficient LDPC Decoders on FPGA Devices., , , und . J. Signal Process. Syst., 92 (7): 727-745 (2020)An Energy Efficient and Scalable Node Architecture for Sensor Network., , , und . NEWCAS, Seite 1-4. IEEE, (2021)A High Throughput Efficient Approach for Decoding LDPC Codes onto GPU Devices., , und . IEEE Embed. Syst. Lett., 6 (2): 29-32 (2014)Lynq: A Lightweight Software Layer for Rapid SoC FPGA Prototyping., , , und . FPL, Seite 372-375. IEEE Computer Society, (2018)Self-reconfigurable Embedded Systems: From Modeling to Implementation., , , , , , , und . ERSA, Seite 84-96. CSREA Press, (2010)SecURe DPR: Secure update preventing replay attacks for dynamic partial reconfiguration., , , , und . FPL, Seite 57-62. IEEE, (2012)From multicore LDPC decoder implementations to FPGA decoder architectures: a case study., , , und . ICECS, Seite 89-92. IEEE, (2018)