Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

DSP-PP: A Simulator/Estimator of Power Consumption and Performance for Parallel DSP Architectures., , und . Applied Informatics, Seite 767-772. IASTED/ACTA Press, (2003)Manufacturable nanometer designs using standard cells with regular layout., und . ISQED, Seite 398-405. IEEE, (2013)Custom layout strategy for rectangle-shaped log-depth multiplier reduction tree., , , , , , und . ICECS, Seite 77-80. IEEE, (2009)Variable-Rate FEC Decoder VLSI Architecture for 400G Rate-Adaptive Optical Communication., , und . ICECS, Seite 45-48. IEEE, (2019)Time-domain interconnect characterisation flow for appropriate model segmentation., , und . IET Comput. Digit. Tech., 2 (4): 265-274 (2008)Separation and extraction of short-circuit power consumption in digital CMOS VLSI circuits., , und . ISLPED, Seite 245-249. ACM, (1998)Energy-Efficient Soft-Assisted Product Decoders., , , , und . OFC, Seite 1-3. IEEE, (2019)GLMC: interconnect length estimation by growth-limited multifold clustering., , und . ISCAS, Seite 465-468. IEEE, (2000)Fiber-on-Chip: Digital FPGA Emulation of Channel Impairments for Real-Time Evaluation of DSP., und . OFC, Seite 1-3. IEEE, (2022)Benchmarking of Carrier Phase Recovery Circuits for M-QAM Coherent Systems., und . OFC, Seite 1-3. IEEE, (2021)