( en | de | ru )

 

Disambiguierung von "Riener, Heinz"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Learning to Automate the Design Updates From Observed Engineering Changes in the Chip Development Cycle.

, , und . DATE, Seite 738-743. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Cordian Riener

Robert Riener

Robert Riener

Isabella Riener

Robert Riener

 

Weitere Publikationen von Autoren mit dem selben Namen

Design Understanding: From Logic to Specification*., , , , , und . VLSI-SoC, Seite 172-175. IEEE, (2018)Formal methods for automated debugging.. University of Bremen, Germany, (2017)Preserving Self-Duality During Logic Synthesis for Emerging Reconfigurable Nanotechnologies., , , und . DATE, Seite 354-359. IEEE, (2021)Evaluating ESOP Optimization Methods in Quantum Compilation Flows., , , , und . RC, Volume 11497 von Lecture Notes in Computer Science, Seite 191-206. Springer, (2019)Scalable Generic Logic Synthesis: One Approach to Rule Them All., , , , , , und . DAC, Seite 70. ACM, (2019)A Logic Synthesis Toolbox for Reducing the Multiplicative Complexity in Logic Networks., , , , und . DATE, Seite 568-573. IEEE, (2020)Logic Resynthesis of Majority-Based Circuits by Top-Down Decomposition., , und . DDECS, Seite 105-110. IEEE, (2021)Automatic Uniform Quantum State Preparation Using Decision Diagrams., , , und . ISMVL, Seite 170-175. IEEE, (2020)Beyond local optimality of buffer and splitter insertion for AQFP circuits., , und . DAC, Seite 445-450. ACM, (2022)On-the-fly and DAG-aware: Rewriting Boolean Networks with Exact Synthesis., , , , und . DATE, Seite 1649-1654. IEEE, (2019)