Autor der Publikation

NR-MPA: Non-Recovery Compression Based Multi-Path Packet-Connected-Circuit Architecture of Convolution Neural Networks Accelerator.

, , , , , und . ICCD, Seite 173-176. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design and performance evaluation of a 2D-mesh Network on Chip prototype using FPGA., , , , , und . APCCAS, Seite 1264-1267. IEEE, (2008)A Real-Time Effective Fusion-Based Image Defogging Architecture on FPGA., , , , , , und . ACM Trans. Multim. Comput. Commun. Appl., 17 (3): 93:1-93:21 (2021)Design and Implementation of A High-speed Configurable 2D ML-CFAR Detector., , , , und . ASICON, Seite 1-4. IEEE, (2021)Scalability Study on Mesh Based Network on Chip., , , , , und . PACIIA (2), Seite 681-685. IEEE Computer Society, (2008)978-0-7695-3490-9.Performance analysis for matrix-multiplication based on an heterogeneous multi-core SoC., , , und . ASICON, Seite 1-4. IEEE, (2015)Application-level pipelining on Hierarchical NoC., , , , , , , und . ISCAS, Seite 3873-3876. IEEE, (2010)Design and implementation of homogeneous multi-core system., , , und . ASICON, Seite 788-791. IEEE, (2017)VLSI Architecture of Video Post-Processing System for MPEG/H.26X., , , , und . NCM, Seite 1520-1525. IEEE Computer Society, (2009)Efficient Softmax Hardware Architecture for Deep Neural Networks., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 75-80. ACM, (2019)A technique of automatic monitor generation based on FSM., , , und . APCCAS, Seite 1775-1778. IEEE, (2008)