Autor der Publikation

VLSI Architecture of Video Post-Processing System for MPEG/H.26X.

, , , , und . NCM, Seite 1520-1525. IEEE Computer Society, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

RB-OLITS: A Worst-Case Reorder Buffer Size Reduction Method for 3D-NoC Based on Ohm's Law-Like Traffic Splitting, , , , , und . 30th International Teletraffic Congress (ITC 30), Vienna, Austria, (2018)Efficient Softmax Hardware Architecture for Deep Neural Networks., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 75-80. ACM, (2019)Study on the Multi-pipeline Reconfigurable Computing System., , und . CSSE (4), Seite 122-125. IEEE Computer Society, (2008)978-0-7695-3336-0.Application-level pipelining on Hierarchical NoC., , , , , , , und . ISCAS, Seite 3873-3876. IEEE, (2010)VLSI Architecture of Video Post-Processing System for MPEG/H.26X., , , , und . NCM, Seite 1520-1525. IEEE Computer Society, (2009)Scalability Study on Mesh Based Network on Chip., , , , , und . PACIIA (2), Seite 681-685. IEEE Computer Society, (2008)978-0-7695-3490-9.A technique of automatic monitor generation based on FSM., , , und . APCCAS, Seite 1775-1778. IEEE, (2008)Optimization of Node-clustering-based DAG partition targeting NVDLA Architecture., , , , , , und . ASICON, Seite 1-4. IEEE, (2021)NR-MPA: Non-Recovery Compression Based Multi-Path Packet-Connected-Circuit Architecture of Convolution Neural Networks Accelerator., , , , , und . ICCD, Seite 173-176. IEEE, (2019)On the Implementation of Virtual Array Using Configuration Plane., , , , und . APPT, Volume 4847 von Lecture Notes in Computer Science, Seite 199-208. Springer, (2007)