( en | de | ru )

 

Disambiguierung von "Soumyanath, Krishnamurthy"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 630μW zero-crossing-based ΔΣ ADC using switched-resistor current sources in 45nm CMOS.

, , , , und . CICC, Seite 1-4. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mahalakshmi Krishnamurthy

Adarsh Krishnamurthy

Arvind Krishnamurthy

Vittala Naranappa Krishnamurthy

 

Weitere Publikationen von Autoren mit dem selben Namen

Sub-500-ps 64-b ALUs in 0.18-μm SOI/bulk CMOS: design and scaling trends., , , , , und . IEEE J. Solid State Circuits, 36 (11): 1636-1646 (2001)A 3.6GHz, 16mW ΣΔ DAC for a 802.11n / 802.16e transmitter with 30dB digital power control in 90nm CMOS., , , , und . ESSCIRC, Seite 202-205. IEEE, (2008)8 GHz, 20mW, fast locking, fractional-N frequency synthesizer with optimized 3rd order, 3/5-bit IIR and 3rd order 3-bit-FIR noise shapers in 90nm CMOS., , , und . CICC, Seite 625-628. IEEE, (2004)Measurements and analysis of SER tolerant latch in a 90 nm dual-Vt CMOS process., , , , , , , , , und 1 andere Autor(en). CICC, Seite 617-620. IEEE, (2003)A reconfigurable distributed all-digital clock generator core with SSC and skew correction in 22nm high-k tri-gate LP CMOS., , , , , und . ISSCC, Seite 70-72. IEEE, (2012)Desensitized design of MOS low noise amplifiers by Rn minimization., , , , und . ICECS, Seite 619-622. IEEE, (2004)A 630μW zero-crossing-based ΔΣ ADC using switched-resistor current sources in 45nm CMOS., , , , und . CICC, Seite 1-4. IEEE, (2009)A 9-b 400 Msample/s pipelined analog-to digital converter in 90nm CMOS., , , , und . ESSCIRC, Seite 535-538. IEEE, (2005)A 64GHz 6.5 dB NF 15.5 dB gain LNA in 90nm CMOS., , und . ESSCIRC, Seite 352-355. IEEE, (2007)17GHz and 24GHz LNA designs based on extended-S-parameter with microstrip-on-die in 0.18μm logic CMOS technology., , und . ESSCIRC, Seite 149-152. IEEE, (2003)