Autor der Publikation

A 4-nm 1.15 TB/s HBM3 Interface With Resistor-Tuned Offset Calibration and In Situ Margin Detection.

, , , , , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 59 (1): 231-242 (Januar 2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

High Performance Low Power Controller for Data Center SSDs., , , , , , , , , und . HCS, Seite 1-7. IEEE, (2021)27.4 Physically Unclonable Function in 28nm FD801 Technology Achieving High Reliability for AEC-Q100 Grade 1 and 1SO26262 ASIL-B., , , , , , , und . ISSCC, Seite 426-428. IEEE, (2020)A 4-nm 1.15 TB/s HBM3 Interface With Resistor-Tuned Offset Calibration and In Situ Margin Detection., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 59 (1): 231-242 (Januar 2024)8.7 Physically unclonable function for secure key generation with a key error rate of 2E-38 in 45nm smart-card chips., , , , , und . ISSCC, Seite 158-160. IEEE, (2016)Session 35 Overview: Adaptive Digital Techniques for Variation Tolerant Systems Digital Circuits Subcommittee., , und . ISSCC, Seite 488-489. IEEE, (2021)F5: Enabling New System Architectures with 2.5D, 3D, and Chiplets., , , , , und . ISSCC, Seite 529-532. IEEE, (2021)A 4nm 1.15TB/s HBM3 Interface with Resistor-Tuned Offset-Calibration and In-Situ Margin-Detection., , , , , , , , , und 8 andere Autor(en). ISSCC, Seite 406-407. IEEE, (2023)Advanced safety test solution for automotive SoC based on In-System-Test architecture., , , und . ISCAS, Seite 2290-2293. IEEE, (2022)Baidu Kunlun An AI processor for diversified workloads., , , , , , , , , und 6 andere Autor(en). Hot Chips Symposium, Seite 1-18. IEEE, (2020)