( en | de | ru )

 

Disambiguierung von "Kim, Eunsu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 4-nm 1.15 TB/s HBM3 Interface With Resistor-Tuned Offset Calibration and In Situ Margin Detection.

, , , , , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 59 (1): 231-242 (Januar 2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ky ng Kim

Die Artikelstruktur in passiven zweisprachigen Wörterbüchern Deutsch-Koreanisch: Konzeption zur Erstellung eines zweisprachigen Lernerwörterbuchs Deutsch-Koreanisch. Uni Heidelberg, (2008)

Kison Kim

Sunghun Kim

Yongkyu Kim

Taekwan Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimal Trajectory Generation for Walking Up and Down a Staircase with a Biped Robot Using Genetic Algorithm (GA)., , und . FIRA, Volume 5744 von Lecture Notes in Computer Science, Seite 103-111. Springer, (2009)BLEnD: A Benchmark for LLMs on Everyday Knowledge in Diverse Cultures and Languages., , , , , , , , , und 12 andere Autor(en). CoRR, (2024)22.5 An 8nm 18Gb/s/pin GDDR6 PHY with TX Bandwidth Extension and RX Training Technique., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 338-340. IEEE, (2020)The Generative AI Paradox in Evaluation: "What It Can Solve, It May Not Evaluate"., , , und . EACL (Student Research Workshop), Seite 248-257. Association for Computational Linguistics, (2024)Generation of optimal trajectories for ascending and descending a stair of a humanoid based on uDEAS., , und . FUZZ-IEEE, Seite 660-665. IEEE, (2009)23.6 A 0.6V 4.266Gb/s/pin LPDDR4X interface with auto-DQS cleaning and write-VWM training for memory controller., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 398-399. IEEE, (2017)A 4-nm 1.15 TB/s HBM3 Interface With Resistor-Tuned Offset Calibration and In Situ Margin Detection., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 59 (1): 231-242 (Januar 2024)Digital Pattern Search and Its Hybridization with Genetic Algorithms for Bound Constrained Global Optimization., , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 92-A (2): 481-492 (2009)A 4nm 1.15TB/s HBM3 Interface with Resistor-Tuned Offset-Calibration and In-Situ Margin-Detection., , , , , , , , , und 8 andere Autor(en). ISSCC, Seite 406-407. IEEE, (2023)13.10 A 4nm 48Gb/s/wire Single-Ended NRZ Parallel Transceiver with Offset-Calibration and Equalization Schemes for Next-Generation Memory Interfaces and Chiplets., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 250-252. IEEE, (2024)