( en | de | ru )

 

Disambiguierung von "Charles, Henri-Pierre"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Hybrid Specialization: A Trade-off Between Static and Dynamic Specialization.

, , und . PACT, Seite 415. IEEE Computer Society, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Charles-Henri Clerget

Charles-Henri Cappelaere

Pierre-Henri Horrein

Pierre-Henri Campanac

Henri-Pierre Maumary

 

Weitere Publikationen von Autoren mit dem selben Namen

Instruction Set Design Methodology for In-Memory Computing through QEMU-based System Emulator., , , und . RSP, Seite 43-49. IEEE, (2021)Efficient data driven run-time code generation., und . LCR, Seite 17:1-17:7. ACM, (2004)Applying Code Specialization to FFT Libraries for Integral Parameters., und . LCPC, Volume 4382 von Lecture Notes in Computer Science, Seite 96-110. Springer, (2006)Code specialization for red-black tree management algorithms, , und . Proceedings of the 3rd International Workshop on Adaptive Self-Tuning Computing Systems, Seite 6:1--6:3. New York, NY, USA, ACM, (2013)Improving performance of optimized kernels through fast instantiations of templates., , und . Concurr. Comput. Pract. Exp., 21 (1): 59-70 (2009)Reconfigurable tiles of computing-in-memory SRAM architecture for scalable vectorization., , , , , , , und . ISLPED, Seite 121-126. ACM, (2020)Hybrid Specialization: A Trade-off Between Static and Dynamic Specialization., , und . PACT, Seite 415. IEEE Computer Society, (2007)FPU Speedup Estimation for Task Placement Optimization on Asymmetric Multicore Designs., , , und . MCSoC, Seite 81-87. IEEE Computer Society, (2015)Loop unrolling for processors with instruction cache.. Algorithms and Parallel VLSI Architectures, Seite 311-316. Elsevier, (1991)Memory Sizing of a Scalable SRAM In-Memory Computing Tile Based Architecture., , , , , , und . VLSI-SoC, Seite 166-171. IEEE, (2019)