( en | de | ru )

 

Disambiguierung von "Alioto, Massimo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Understanding the Potential and the Limits of Germanium pMOSFETs for VLSI Circuits From Experimental Measurements.

, , , , und . IEEE Trans. Very Large Scale Integr. Syst., 19 (9): 1569-1582 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Massimo Viola

Massimo Tallarida

Massimo Malagó

Massimo Moser

Massimo Busin

 

Weitere Publikationen von Autoren mit dem selben Namen

Analysis and Comparison in the Energy-Delay-Area Domain of Nanometer CMOS Flip-Flops: Part II - Results and Figures of Merit., , und . IEEE Trans. Very Large Scale Integr. Syst., 19 (5): 737-750 (2011)Evaluation of energy consumption in RC ladder circuits driven by a ramp input., , und . IEEE Trans. Very Large Scale Integr. Syst., 12 (10): 1094-1107 (2004)Correct procedures to evaluate the effect of intradie variations on the delay variability of digital circuits., , , und . ECCTD, Seite 779-782. IEEE, (2009)Jitter analysis and measurement in subthreshold source-coupled differential ring oscillators., , , und . ISCAS, Seite 157-160. IEEE, (2015)Design strategies of cascaded CML gates., und . IEEE Trans. Circuits Syst. II Express Briefs, 53-II (2): 85-89 (2006)Low-Energy Voice Activity Detection via Energy-Quality Scaling From Data Conversion to Machine Learning., , und . IEEE Trans. Circuits Syst. I Fundam. Theory Appl., 67-I (4): 1378-1388 (2020)A 346 µm 2 VCO-Based, Reference-Free, Self-Timed Sensor Interface for Cubic-Millimeter Sensor Nodes in 28 nm CMOS., , , , und . IEEE J. Solid State Circuits, 49 (11): 2462-2473 (2014)Guest Editorial IEEE 2022 European Solid-State Circuits Conference., und . IEEE J. Solid State Circuits, 58 (7): 1823-1824 (2023)Leakage Power Analysis attacks: Effectiveness on DPA resistant logic styles under process variations., , , , und . ISCAS, Seite 2043-2046. IEEE, (2011)Analysis of layout density in FinFET standard cells and impact of fin technology.. ISCAS, Seite 3204-3207. IEEE, (2010)