( en | de | ru )

 

Disambiguierung von "Rizzo, Roberto Giorgio"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Beyond Ideal DVFS Through Ultra-Fine Grain Vdd-Hopping.

, , , , und . VLSI-SoC (Selected Papers), Volume 508 von IFIP Advances in Information and Communication Technology, Seite 152-172. Springer, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gerhard Rizzo

Enrico Rizzo

Giorgio Cortellaro

Giorgio Stefanoni

John Rizzon

 

Weitere Publikationen von Autoren mit dem selben Namen

Design and Characterization of Analog-to-Digital Converters using Graphene P-N Junctions., , , , und . ACM Great Lakes Symposium on VLSI, Seite 253-258. ACM, (2015)Adaptive Test-Time Augmentation for Low-Power CPU., , , , und . CoRR, (2021)AdapTTA: Adaptive Test-Time Augmentation for Reliable Embedded ConvNets., , , , und . VLSI-SoC, Seite 1-6. IEEE, (2021)Approximate Error Detection-Correction for efficient Adaptive Voltage Over-Scaling., , und . Integr., (2018)Beyond Ideal DVFS Through Ultra-Fine Grain Vdd-Hopping., , , , und . VLSI-SoC (Selected Papers), Volume 508 von IFIP Advances in Information and Communication Technology, Seite 152-172. Springer, (2016)Tunable Error Detection-Correction for Efficient Adaptive Voltage Over-Scaling., und . NGCAS, Seite 13-16. IEEE, (2017)Inference on the Edge: Performance Analysis of an Image Classification Task Using Off-The-Shelf CPUs and Open-Source ConvNets., , , und . SNAMS, Seite 454-459. IEEE, (2019)On the Efficiency of AdapTTA: An Adaptive Test-Time Augmentation Strategy for Reliable Embedded ConvNets., , , , und . VLSI-SoC (Selected Papers), Volume 661 von IFIP Advances in Information and Communication Technology, Seite 1-23. Springer, (2021)Early bird sampling: A short-paths free error detection-correction strategy for data-driven VOS., , , , und . VLSI-SoC, Seite 1-6. IEEE, (2017)SAID: A Supergate-Aided Logic Synthesis Flow for Memristive Crossbars., , , , und . DATE, Seite 372-377. IEEE, (2019)